Cuba Instrumen Kami Untuk Menghapuskan Masalah





Dalam transistor, ciri-ciri pemindahan dapat dipahami sebagai merencanakan arus keluaran terhadap magnitud pengawal input, yang akibatnya memperlihatkan 'pemindahan' langsung pemboleh ubah dari input ke output dalam kurva yang ditunjukkan dalam grafik.

Kita tahu bahawa untuk transistor persimpangan bipolar (BJT), IC arus pemungut output dan arus input asas kawalan IB dihubungkan dengan parameter beta , yang dianggap tetap untuk analisis.



Merujuk kepada persamaan di bawah, kita dapati hubungan linear yang wujud antara IC dan IB. Sekiranya kita membuat tahap IB 2x, maka IC juga meningkat dua kali ganda.

hubungan linear yang wujud antara IC dan IB

Tetapi sayangnya, hubungan linear yang mudah ini mungkin tidak dapat dicapai dalam JFET melintasi besarnya input dan outputnya. Sebaliknya, hubungan antara ID aliran longkang dan voltan gerbang VGS ditentukan oleh Persamaan Shockley :



Persamaan Shockley

Di sini, ungkapan kuasa dua menjadi bertanggungjawab terhadap tindak balas tidak linear di ID dan VGS, yang menimbulkan keluk yang berkembang secara eksponensial, kerana besarnya VGS menurun.

Walaupun pendekatan matematik akan lebih mudah dilaksanakan untuk analisis dc, cara grafik mungkin memerlukan plot persamaan di atas.

Ini dapat menunjukkan peranti yang dipersoalkan dan merencanakan persamaan rangkaian yang berkaitan dengan pemboleh ubah yang serupa.

Kami mencari jalan keluar dengan melihat titik persilangan kedua lengkung.

Ingat, bahawa semasa anda menggunakan kaedah grafik, ciri-ciri peranti tetap tidak terpengaruh oleh rangkaian tempat peranti tersebut dilaksanakan.

Oleh kerana persimpangan antara kedua lengkung berubah, ia juga mengubah persamaan rangkaian, tetapi ini tidak mempengaruhi kurva pemindahan yang ditentukan oleh Persamaan di atas, 5.3.

Oleh itu, secara umum kita dapat mengatakan bahawa:

Karakteristik pemindahan yang ditentukan oleh Shockley's Equation tidak dipengaruhi oleh rangkaian di mana peranti tersebut dilaksanakan.

Kita boleh mendapatkan keluk pemindahan menggunakan persamaan Shockley, atau dari ciri output seperti yang digambarkan dalam Rajah 5.10

Dalam gambar di bawah, kita dapat melihat dua graf. Garis menegak mengukur miliamper untuk dua graf.

Mendapatkan keluk pemindahan dari ciri saliran MOSFET

Satu grafik memaparkan ID arus salur berbanding voltan longkang-ke-sumber VDS, grafik kedua memaparkan arus saliran berbanding voltan pintu-ke-sumber atau ID vs VGS.

Dengan pertolongan ciri longkang yang ditunjukkan di sebelah kanan paksi 'y', kita dapat melukis garis mendatar bermula dari kawasan tepu lengkung yang ditunjukkan sebagai VGS = 0 V hingga paksi yang ditunjukkan sebagai ID.

Tahap semasa yang dicapai untuk kedua-dua grafik tersebut adalah IDSS.

Titik persimpangan pada lengkung ID vs VGS akan seperti yang diberikan di bawah ini, kerana paksi menegak didefinisikan sebagai VGS = 0 V

Perhatikan bahawa ciri longkang menunjukkan hubungan antara satu magnitud output longkang dengan magnitud keluaran longkang yang lain, di mana kedua paksi ditafsirkan oleh pemboleh ubah di kawasan yang sama dengan ciri MOSFET.

Oleh itu, ciri pemindahan dapat didefinisikan sebagai plot arus pengaliran MOSFET berbanding kuantiti atau isyarat yang bertindak sebagai kawalan input.

Ini akibatnya menghasilkan 'transfer' langsung merentasi pemboleh ubah input / output, ketika kurva digunakan di sebelah kiri Gambar 5.15. Sekiranya ia adalah hubungan linear, plot ID vs VGS akan menjadi garis lurus di IDSS dan VP.

Walau bagaimanapun, ini menghasilkan lengkung parabola kerana jarak tegak antara VGS yang melampaui ciri-ciri pembuangan, yang menurun hingga tahap yang ketara apabila VGS menjadi semakin negatif, dalam Gambar 5.15.

Sekiranya kita membandingkan jarak antara VGS = 0 V dan VGS = -1V dengan jarak antara VS = -3 V dan pinch-off, kita melihat bahawa perbezaannya sama, walaupun jauh berbeza untuk nilai ID.

Kami dapat mengenal pasti titik lain pada keluk pemindahan dengan melukis garis mendatar dari lengkung VGS = -1 V sehingga paksi ID dan seterusnya memanjangkannya ke paksi yang lain.

Perhatikan bahawa VGS = - 1V di paksi bawah keluk pemindahan ketika ID = 4.5 mA.

Perhatikan juga bahawa, dalam definisi ID pada VGS = 0 V dan -1 V, tahap tepu ID digunakan, sementara wilayah ohmik diabaikan.

Melangkah lebih jauh ke depan, dengan VGS = -2 V dan - 3V, kami dapat menyelesaikan plot kurva pemindahan.

Cara Memohon Persamaan Shockley

Anda juga dapat secara langsung mencapai kurva pemindahan Fig 5.15 dengan menerapkan Persamaan Shockley (Persamaan.5.3), dengan syarat nilai-nilai IDSS dan Vp diberikan.

Tahap IDSS dan VP menentukan had lengkung untuk dua paksi, dan hanya memerlukan plot beberapa titik pertengahan.

Keaslian Persamaan Shockley Persamaan.5.3 sebagai sumber kurva pemindahan Gambar 5.15 dapat dinyatakan dengan sempurna dengan memeriksa tahap khas tertentu dari pemboleh ubah tertentu dan kemudian mengenal pasti tahap yang sesuai dari pemboleh ubah lain, dengan cara berikut:

Menguji Shockley

Ini sesuai dengan plot yang ditunjukkan dalam Rajah 5.15.

Perhatikan seberapa berhati-hati tanda negatif untuk VGS dan VP diuruskan dalam pengiraan di atas. Hilang walaupun satu tanda negatif boleh menyebabkan keputusan yang salah.

Cukup jelas dari perbincangan di atas, bahawa jika kita mempunyai nilai IDSS dan VP (yang dapat dirujuk dari lembar data), kita dapat dengan cepat menentukan nilai ID untuk seberapa besar VGS.

Sebaliknya, melalui Algebra standard, kita dapat memperoleh persamaan (melalui Persamaan.5.3), untuk tahap VGS yang dihasilkan untuk tahap ID tertentu.

Ini boleh diturunkan secara sederhana, untuk mendapatkan:

Sekarang mari kita sahkan persamaan di atas dengan menentukan tahap VGS yang menghasilkan arus pengaliran 4.5 mA untuk MOSFET yang mempunyai ciri-ciri yang sepadan dengan Rajah 5.15.

Hasilnya mengesahkan persamaan yang sesuai dengan Gambar.5.15.

Menggunakan Kaedah Shorthand

Oleh kerana kita perlu merancang kurva pemindahan dengan kerap, seseorang mungkin merasa senang untuk mendapatkan teknik ringkas untuk merancang lekukan. Kaedah yang diinginkan adalah kaedah yang membolehkan pengguna merancang lekuk dengan cepat dan cekap, tanpa menjejaskan ketepatan.

Persamaan 5.3 yang kita pelajari di atas dirancang sedemikian rupa sehingga tahap VGS tertentu menghasilkan tahap ID yang dapat diingat untuk digunakan sebagai titik plot semasa melukis keluk pemindahan. Sekiranya kita menentukan VGS sebagai 1/2 dari nilai pinch-off VP, tahap ID yang dihasilkan dapat ditentukan menggunakan persamaan Shockley dengan cara berikut:

kaedah singkatan plot kurva pemindahan

Harus diingat bahawa persamaan di atas tidak dibuat untuk tahap VP tertentu. Persamaan adalah bentuk umum untuk semua tahap VP selama VGS = VP / 2. Hasil persamaan menunjukkan bahawa arus pengaliran akan selalu 1/4 dari tahap ketepuan IDSS selagi voltan pintu ke sumber mempunyai nilai yang 50% lebih rendah daripada nilai pinch-off.

Harap maklum bahawa tahap ID untuk VGS = VP / 2 = -4V / 2 = -2V seperti pada Gambar.5.15

Memilih ID = IDSS / 2 dan menggantinya menjadi Persamaan.5.6 kami mendapat keputusan berikut:

Walaupun titik nombor lebih lanjut dapat ditentukan, tahap ketepatan yang cukup dapat dicapai dengan menggambar keluk pemindahan hanya menggunakan 4 titik plot, seperti yang telah dikenal pasti di atas dan juga pada Jadual 5.1 di bawah.

Dalam kebanyakan kes, kita hanya dapat menggunakan titik plot menggunakan VGS = VP / 2, sementara persimpangan paksi di IDSS dan VP akan memberi kita lengkung yang cukup dipercayai untuk kebanyakan analisis.

VGS vs ID menggunakan persamaan Shockley


Sebelumnya: MOSFET - Jenis Peningkatan, Jenis Penipisan Seterusnya: Memahami Proses Pusingkan MOSFET