Memahami mengenai RISC dan CISC Architectures

Memahami mengenai RISC dan CISC Architectures

Instruction set atau instruksi set arsitektur adalah struktur komputer yang memberikan arahan kepada komputer untuk membimbing komputer untuk memproses manipulasi data. Set instruksi terdiri daripada arahan, mod pengalamatan, jenis data asli, daftar, gangguan, pengendalian pengecualian dan seni bina memori. Set instruksi dapat dicontohi dalam perisian dengan menggunakan jurubahasa atau dibina dalam perkakasan pemproses. Arkitek Set Instruksi boleh dianggap sebagai batas antara perisian dan perkakasan. Pengelasan mikrokontroler dan mikropemproses dapat dilakukan berdasarkan arsitektur set arahan RISC dan CISC.



Set arahan Pemproses

Set arahan Pemproses

Set instruksi menentukan fungsi pemproses termasuk operasi yang disokong oleh pemproses, mekanisme penyimpanan pemproses, dan cara menyusun program ke pemproses.






Apa itu RISC dan CISC?

The RISC dan CISC boleh dikembangkan seperti berikut:

RISC mewakili Komputer Set Arahan Berkurang dan
CISC mewakili Komputer Set Instruksi Kompleks.



Senibina RISC (Reduced Instruction Set Computer)

Senibina RISC

Senibina RISC

The seni bina mikrokontroler yang menggunakan sekumpulan arahan yang kecil dan sangat dioptimumkan disebut sebagai Reduced Instruction Set Computer atau hanya disebut sebagai RISC. Ia juga dipanggil sebagai seni bina LOAD / STORE.

Pada akhir 1970-an dan awal 1980-an, projek RISC dibangunkan terutamanya dari Stanford, UC-Berkley dan IBM. Pasukan penyelidik John Coke dari IBM mengembangkan RISC dengan mengurangkan bilangan arahan yang diperlukan untuk memproses pengiraan lebih cepat daripada CISC. Senibina RISC lebih pantas dan kerepek yang diperlukan untuk pembuatan seni bina RISC juga lebih murah jika dibandingkan dengan seni bina CISC.


Ciri Khas Senibina RISC

  • Teknik Pipelining RISC, melaksanakan beberapa bahagian atau peringkat arahan secara serentak sehingga setiap arahan pada CPU dioptimumkan. Oleh itu, pemproses RISC mempunyai Jam per Arahan satu kitaran, dan ini disebut sebagai Pelaksanaan Satu Kitaran.
  • Ia mengoptimumkan penggunaan daftar dengan bilangan daftar yang lebih banyak di RISC dan lebih banyak interaksi dalam memori dapat dicegah.
  • Mod pengalamatan yang sederhana, bahkan pengalamatan yang kompleks dapat dilakukan dengan menggunakan aritmetik DAN / ATAU operasi logik .
  • Ini menyederhanakan reka bentuk penyusun dengan menggunakan daftar tujuan umum yang sama yang membolehkan daftar digunakan dalam konteks apa pun.
  • Untuk penggunaan register yang cekap dan pengoptimuman penggunaan pipelining, set instruksi yang dikurangkan diperlukan.
  • Bilangan bit yang digunakan untuk opcode dikurangkan.
  • Secara amnya terdapat 32 atau lebih daftar di RISC.

Kelebihan seni bina pemproses RISC

  • Kerana sekumpulan kecil arahan RISC, penyusun bahasa tahap tinggi dapat menghasilkan kod yang lebih cekap.
  • RISC membenarkan kebebasan menggunakan ruang di pemproses mikro kerana kesederhanaannya.
  • Daripada menggunakan Stack, banyak pemproses RISC menggunakan register untuk menyampaikan argumen dan menahan pemboleh ubah tempatan.
  • Fungsi RISC hanya menggunakan beberapa parameter, dan pemproses RISC tidak dapat menggunakan arahan panggilan, dan oleh itu, menggunakan petunjuk panjang tetap yang mudah disalurkan.
  • Kelajuan operasi dapat dimaksimumkan dan masa pelaksanaan dapat diminimumkan.
  • Jumlah format arahan yang lebih sedikit (kurang dari empat), sebilangan kecil arahan (sekitar 150) dan beberapa mod pengalamatan (kurang dari empat) diperlukan.

Kelemahan seni bina pemproses RISC

  • Dengan peningkatan panjang arahan, kerumitan meningkat bagi prosesor RISC untuk dilaksanakan kerana kitaran wataknya setiap arahan.
  • Prestasi pemproses RISC banyak bergantung pada penyusun atau pengaturcara kerana pengetahuan penyusun memainkan peranan utama semasa menukar kod CISC menjadi kod RISC oleh itu, kualiti kod yang dihasilkan bergantung pada penyusun.
  • Walaupun penjadualan ulang kod CISC ke kod RISC, yang disebut sebagai pengembangan kod, akan meningkatkan ukurannya. Dan, kualiti pengembangan kod ini sekali lagi bergantung pada penyusun, dan juga pada set arahan mesin.
  • Cache tahap pertama pemproses RISC juga merupakan kelemahan RISC, di mana pemproses ini mempunyai cache memori yang besar pada cip itu sendiri. Untuk memberi arahan, mereka sangat memerlukan sistem memori pantas .

Senibina CISC (Kompleks Instruksi Kompleks)

Tujuan utama seni bina pemproses CISC adalah menyelesaikan tugas dengan menggunakan bilangan barisan pemasangan yang lebih sedikit. Untuk tujuan ini, pemproses dibina untuk menjalankan satu siri operasi. Arahan kompleks juga disebut sebagai MULT, yang beroperasi bank memori komputer secara langsung tanpa membuat penyusun melakukan fungsi menyimpan dan memuatkan.

Senibina CISC

Senibina CISC

Ciri-ciri Senibina CISC

  • Untuk mempermudah seni bina komputer, CISC menyokong pengaturcaraan mikro.
  • CISC mempunyai lebih banyak arahan yang telah ditetapkan yang menjadikan bahasa aras tinggi mudah dirancang dan dilaksanakan.
  • CISC terdiri daripada bilangan daftar yang lebih sedikit dan bilangan mod pengalamatan yang lebih banyak, biasanya 5 hingga 20.
  • Pemproses CISC memerlukan masa kitaran yang berbeza-beza untuk pelaksanaan arahan - kitaran berbilang jam.
  • Kerana set arahan kompleks CISC, teknik pipelining sangat sukar.
  • CISC terdiri daripada lebih banyak arahan, biasanya dari 100 hingga 250.
  • Arahan khas jarang digunakan.
  • Operan dalam memori dimanipulasi oleh arahan.

Kelebihan seni bina CISC

  • Setiap arahan bahasa mesin dikelompokkan menjadi instruksi mikrokode dan dilaksanakan sesuai, dan kemudian disimpan dalam memori pemproses utama, disebut sebagai implementasi mikrokode.
  • Oleh kerana memori mikrokod lebih cepat daripada memori utama, set arahan mikrokod dapat dilaksanakan tanpa pengurangan kelajuan yang tinggi berbanding pelaksanaan kabel berwayar.
  • Keseluruhan set arahan baru dapat dikendalikan dengan mengubah reka bentuk program mikro.
  • CISC, jumlah arahan yang diperlukan untuk melaksanakan program dapat dikurangkan dengan membangun set instruksi yang kaya dan juga dapat dibuat untuk menggunakan memori utama yang lambat dengan lebih efisien.
  • Kerana superset arahan yang terdiri daripada semua arahan sebelumnya, ini memudahkan pengekodan mikro.

Kelemahan CISC

  • Jumlah masa jam yang diambil oleh arahan yang berbeza akan berbeza - kerana ini - prestasi mesin menjadi perlahan.
  • Kerumitan set arahan dan perkakasan cip meningkat kerana setiap versi baru pemproses terdiri daripada subkumpulan generasi terdahulu.
  • Hanya 20% arahan yang ada digunakan dalam acara pengaturcaraan biasa, walaupun terdapat banyak instruksi khusus yang belum pernah digunakan.
  • Kod bersyarat ditetapkan oleh arahan CISC sebagai kesan sampingan dari setiap arahan yang memerlukan masa untuk tetapan ini - dan, kerana arahan berikutnya mengubah bit kod keadaan - jadi, penyusun harus memeriksa bit kod keadaan sebelum ini berlaku.

RISC Vs. CISC

  • Siklus pembaziran dapat dicegah oleh pengaturcara dengan membuang kod yang tidak perlu di RISC, tetapi, ketika menggunakan kod CISC menyebabkan pembaziran kitaran kerana ketidakcekapan CISC.
  • Dalam RISC, setiap instruksi dimaksudkan untuk melakukan tugas kecil sehingga, untuk melakukan tugas yang kompleks, banyak instruksi kecil digunakan bersama, sedangkan hanya sedikit arahan yang diperlukan untuk melakukan tugas yang sama menggunakan CISC - karena dapat melakukan tugas yang kompleks kerana arahannya serupa dengan kod bahasa tinggi.
  • CISC biasanya digunakan untuk komputer sementara RISC digunakan untuk telefon pintar, tablet dan peranti elektronik lain.

Gambar berikut menunjukkan lebih banyak perbezaan antara RISC dan CISC

RISC Vs. CISC

RISC Vs. CISC

Oleh itu, artikel ini membincangkan mengenai ciri-ciri seni bina RISC dan CISC dari kelebihan dan kekurangan seni bina pemproses RISC dan CISC dan perbezaan antara seni bina RISC dan CISC dengan idea ringkas. Untuk maklumat lebih lanjut mengenai seni bina RISC dan CISC, sila hantarkan pertanyaan anda dengan memberi komen di bawah.

Kredit Foto: